成果：RISC-V密码学指令扩展和协处理器原型设计

一、成果亮点介绍

该项目基于RISC-V官方的密码学扩展指令（k扩展），添加部分椭圆曲线密码算法相关的定制指令，围绕传统对称/非对称密码算法，实现了自有的密码算法扩展指令集，并完成了硬件实现，使现有32位RISC-V内核具备完备的对称/非对称密码算法能力。同时采用指令扩展的方式，可以实现不同软件控制流程下进行算法优化，达成在硬件资源约束下处理器能耗和性能的最优实现。适用于在网络边缘侧硬件资源有限的场景下，高效实现所需的密码算法能力,并根据不同系统要求通过软件优化达成最优适配。

完成了带密码算法扩展的RISC-V内核IP，并完成了软件库设计工作，支持传统对称/非对称密码算法软硬协同实现，具体包括NIST标准的AES/SHA/ECC算法，以及国密算法SM2/3/4等。FPGA验证平台上内核最高工作主频100MHz，SM4性能52Mbps，AES性能达100Mbps。

RISC-V密码学指令扩展和协处理器原型设计

二、对长安链的价值

提供一套安全高效灵活的算法软硬件解决方案，为边缘侧主控芯片的隐私计算的硬件可信执行环境打下坚实基础，为边缘侧主控芯片的数据上链应用提供基础密码学能力。

三、应用场景/案例

基于区块链与隐私计算应用需求，为区块链和隐私计算在网络边缘侧硬件资源有限的情况下提供密码算法基础能力。为可信执行环境下的边缘计算提供密钥协商和数据加解密能力，为区块链边缘侧芯片上链操作提供签名验证能力。